拿到一段 RISC-V 的机器码，第一反应通常是去查手册。但如果你理解了它的编码规则， 很多指令可以直接在脑子里拆出来。
RISC-V 的编码设计得非常规整，规整到有点反直觉——它故意把立即数拆得七零八落。 这个设计背后有明确的工程理由。
先从最简单的一条开始
0x00000013，32 位全是 0，只有最低几位有值。
按 RISC-V 的规定切分：
- 低 7 位是 opcode：
0010011=0x13 - 接下来 5 位是 rd（目标寄存器）：
00000= x0 - 再 3 位是 funct3：
000 - 再 5 位是 rs1：
00000= x0 - 高 12 位是立即数：
0
opcode 0x13 加上 funct3 000，对应 addi。
所以这条指令是 addi x0, x0, 0——把 x0 加 0 存回 x0。
因为 x0 恒定是 0，写它没有任何效果。这就是 nop（空操作）的真身。
汇编器里的 nop 是伪指令，机器码层面它就是这条 addi。
字段位置是固定的
这是 RISC-V 编码最重要的一个特点：不管什么格式，关键字段的比特位置都不变。
- opcode 永远在 bit 0~6
- rd 永远在 bit 7~11
- funct3 永远在 bit 12~14
- rs1 永远在 bit 15~19
- rs2 永远在 bit 20~24
- funct7 永远在 bit 25~31
这意味着硬件可以在还不知道这是什么指令的时候，就先把操作数寄存器地址取出来， 并行送进寄存器堆读数据。等 opcode 解析完，数据已经准备好了。
对比 x86 那种变长指令，解码器必须先判断指令长度，再逐字节解析， 这是 x86 解码复杂、功耗高的根本原因之一。
代价：立即数被拆散
固定字段位置的代价，全都落在立即数上。
以条件分支（B 型）为例，13 位偏移被拆成了三段，分别塞在 bit 31、bit 7、bit 25~30 和 bit 8~11 里。更麻烦的是，最低位根本没存——因为指令至少 2 字节对齐， 最低位恒为 0，省掉了。
跳转类（J 型）更夸张，21 位偏移分散在五个不同的位置。
这对软件来说就是灾难：反汇编时必须先把碎片捡回来、拼好、再做符号扩展。 但硬件不在乎——它只需要几根线把对应的位连到立即数生成器，逻辑门数很少。
这是典型的「把复杂度从硬件转移到软件」。指令解码器是每颗芯片都要复制的， 而反汇编器只需要写一次。
压缩指令怎么识别
RISC-V 有一个很取巧的规定：32 位指令的低 2 位必须是 11。
所以拿到任意两个字节，只要低 2 位不是 11，它就是一条 16 位的压缩指令；
否则要再读两个字节凑成 32 位。
这使得压缩指令和标准指令可以在同一段代码里混排，解码器不需要额外的标记位， 也不需要切换模式。代价是 32 位指令损失了 4 种 opcode 编码，但 RISC-V 的 opcode 空间 本来就预留得很宽裕。
一个真实例子
函数开头常见的 addi sp, sp, -32，机器码是 0xFE010113。
拆开看：
- opcode
0x13→ addi - rd =
00010= x2（sp） - funct3 =
000 - rs1 =
00010= x2（sp） - 立即数 =
0xFE0，符号扩展成 12 位 →-32
这就是栈帧分配：把栈指针往下挪 32 字节，给局部变量腾地方。
函数结束时对应的 addi sp, sp, 32 是 0x02010113，
只有立即数那 12 位变了。
为什么值得了解这些
大多数人不会手写机器码，但会用到这些知识：
- 看反汇编定位 bug：编译器优化后的代码和源码差很远，能读懂汇编才追得下去
- 写 bootloader / 中断向量：这些地方经常要手工构造指令
- 验证 CPU 设计：对着波形和编码表核对，是最基本的功夫
- 写汇编器 / 反汇编器：不理解的字段，写出来的工具一定是错的
工具里我把字段分解直接摆在每条指令下面，就是为了省掉「查表—对照—忘记」这个循环。 看几十条之后，编码规则自然就记住了。